3月18日、TSMCが先端パッケージング工程を日本に建設することを検討しているという報道がロイターなどであった。これに関していろいろな意見が出ているので、大原の私見を述べておく。
立地とは関係ないパッケージング工程
そもそもパッケージング工程は、本来立地に依存しない。たとえばIntelで言えば、前工程はアリゾナとかオレゴン、最近だとオハイオにも建設を開始したが、あとはアイルランドとかイスラエルである。一方後工程はニューメキシコとマレーシアである。もし立地に依存、つまり前工程工場と近いところに置くべきというのであれば、そもそもニューメキシコやマレーシアに置くべき理由がない。
これはOSATを使った場合も同じで、台湾のASEとか米国のAmkor、中国JCET(STATS ChipPAC)など多数のOSATメーカーがあり、複数の製造拠点を構えているが、別に必ずしもファウンドリのそばに立地しているというわけでもない。
コストが重要
では何を重視しているのか? といえば、コストである。土地や建物だけでなく、電力や人件費、そのほかの要するに運用コストと呼ばれるものが安いことが重要視される。
もちろん、大前提として、その前にインフラが整っており、高等教育を受けたエンジニアを集めやすい場所で、治安が良いことや、流通網が発達していることなどが当然挙げられる。
先端パッケージングでは話が変わる
ただし、パッケージング工程の中でも先端と呼ばれる部分だと話は変わる。つまり、TSMCで言えばCoWoSとかInFO、SoICに相当するものだが、これはちょっと話が変わってくる。
たとえばCoWoSであれば・シリコンインターポーザそのものは前工程を利用して製造されるためだ。シリコンインターポーザは、トランジスタ層とM0～M3あたりがないだけで、あとは通常の配線工程をそのまま利用して製造される。
ということは、EUVこそ要らないし、トランジスタ層を構築する際にのみ必要となる(＝配線層には必要ない)成膜工程や洗浄工程こそ省けるが、基本前工程と同じ製造装置や製造工程が必要になる。
SoICもそうで、これは2種類のダイをバンプではなくファンデルワールス力を利用して接続する技法だが、このためには2種類のダイの接合面を極めて滑らかにしてやる必要がある。これは従来後工程で利用していた研磨装置のレベルでは不十分で、前工程でトランジスタの構築を行なう際に利用するようなCMPを含む研磨装置を使うことになる。
要するに先端プロセスの前工程の製造技術を応用する形で、こうした先端パッケージ技術が実現しているわけだ。
OSATがこうした先端プロセスで一歩遅れているのは、同じことを実現しようとすると前工程のFabと同じ製造装置というか製造ラインを導入する必要があり、コスト的にこれが敵わないためである。
たとえばASEのFOCoS(Fan-Out Chip on Substrate)のように、既存の後工程の設備を利用した3Dソリューションを提供しているベンダーも存在するが、どうしても限界はある。あるいは最近だとシリコンインターポーザ以上の配線密度を有機パッケージで実現している例も存在する(AMDのRadeon RX 7000シリーズで、GCDとMCDの間の接続がこれである)が、これが全面的にシリコンインターポーザを置き換えられるわけでもない。
といったあたりだ。以上を念頭に置いた上で。昨今の先端パッケージのビジネスを見ると、今後チップレットなどの普及がより進む(今年のGTCで、ついにNVIDIAもBlackwellにマルチチップ構成を導入したことが明らかにされた)ことは明白である。
実は今でもTSMCの先端パッケージのビジネスはかなり需要が高いというか、供給が追い付いていないほどであり、しかもこの先さらに需要が増えることも見えている。なので先端パッケージの供給能力を高めたいと思うことそのものは当然である。
その一方で、TSMCの先端パッケージは前工程のラインを利用して提供されているわけで、であれば先端パッケージ施設そのものは、前工程の施設とあまり遠くない場所(できれば同じ敷地内位)に設けたいと考えるのは自然である。場合によっては前工程施設と先端パッケージ施設の間をウェハが何度か行き来することもありえるからだ。手間を考えると、前工程のクリーンルームを拡充して、そこに先端パッケージ施設を設ける辺りを考えて居るかもしれない。
ところが、現在のTSMCの台湾のファブは、もうそういう施設拡充の余地があまりない。現在TSMCが投資を行なって拡充しているのは2nmとかの先端プロセスであって、ここに先端パッケージ向けの設備を入れるのは無駄が多いというか、そこまで先端である必要性がない。
現状必要なのは28nm世代あたりの配線層を実現できることで、今後はこれが16nm世代あたりまで微細化され、その先には7nm世代あたりまで行くかもしれないが、それでも配線層そのものはそこまで微細化が進まない(M4以上を使うため)から、ArF+液浸でダブルパターニングがあれば十分対応ができる。
ただ。現状TSMCのこうした“Mature”なファブにはもう基本新規投資が行なわれない(現在は投資回収フェーズに入っている)から、ここに先端パッケージ設備を新設するのはちょっと厳しいものがある(前工程の製造能力を引き上げないといけないためだ)。
ではどうするか? というと、ちょうどこれからまさにMatureな28nm/22nmの前工程プロセスを立ち上げようとしている場所がある。要するに日本とドイツだ。
米国でもまさに新工場を立ち上げようとしているが、こちらは先端プロセス向けということもあってちょっとニーズとマッチしていない。であれば、この日本やドイツのラインについて、「後で先端パッケージ向けの量産も追加される」ことを配慮しておくのは難しくないし、先端パッケージ施設を追加するのも容易だろう。
日本とドイツ、インフラやコストの面でも、集める必要のあるエンジニアの質についても条件的には同等と思われる。少なくとも、そのほかの地域に新たに立ち上げるよりはずっと条件が良い。
日本で言えば、JAMS(Japan Advanced Semiconductor Manufacturing)の第1工場は既に立ち上がっており、しかもシリコンインターポーザの製造に適した28/22nm世代と16/12nm世代のプロセスを手掛けている。
ドイツのESMC(European Semiconductor Manufacturing Company)は2027年末の立ち上げであり、ここはここで後追いで先端パッケージ施設が追加される可能性はあるが、今から3年待てるか? といえば待てないわけで、先んじて日本に先端パッケージ施設を立ち上げる公算は決して低くないと筆者は考える。
先のロイターの報道では「検討は初期段階で、規模や時期など詳細は決まっていない」とあったし、実際そうだと思うが、もし決断がなされたらすぐに立ち上がるかもしれない。
からの記事と詳細 ( 【大原雄介の半導体業界こぼれ話】 エクサバイトを実現するDNAストレージと、TSMCの先端パッケージ施設の話 - PC Watch )
https://ift.tt/9IhUTr3
0 Comments:
Post a Comment